간단한 로직 설계 팁 (1)
너무 당연하고 기본적인 이야기라 책으로 쓰기도 뭐한 내용이라고 생각했던 것들인데, 막상 관련 책들을 읽어보니 비슷한 내용을 길게 다루고 있는 책들이 꽤 많았다. 그래서 기왕에 훑고 지나가는 겸 정리해보려고 한다. 계산...
HLS vs. Direct RTL coding
HLS 툴을 받아서 사용한지 대략 보름 정도 된 것 같은데 그동안 파악된 내용만 정리하면 다음과 같다. 이것은 ASIC이나 RTL을 하는 쪽에서 바라본 것이 아니라 시스템 엔지니어쪽에서 바라본 것이니 그러려니 하자....
Verilog Basics: 별 거 없다
프로그래밍을 하다보면 더 빠른 방법이 없을까 생각하다가 결국 assembly를 하게 되고 assembly까지 왔다면 더 빠르게 뭔가를 해봐야 할 방법이 떠오르지 않는다. 원치 않아도 복잡한 ALU를 써야 되고 등등등. 이런 구조가...
AUR에서 패키지 가져다 빌드할 때
make할 때 무조건 -j1로 되어있어서 매우매우 느리다. 어떻게 하냐고? export MAKEFLAG=”-j16” 해주면 된다. 물론 16 스레드가 되는 머신이면 좋고 아니라도 상관없다. 대개 일을 벌리는 순간 컴파일이 완료되어서 thread 수가 이것보다...
SystemC와 HLS
몇 가지 실전 상황에 대해서 잠시 실험해 본 바를 정리한다. 아주 원리적이고 지극히 당연한 이야기인데 복습할 겸 써보는 것이다. HDL을 구동하니 한가지 확실한 것은 thread를 잘게 쪼개서 state를 구분하고 그...
Verilog 시뮬레이션: 내 PC에서 돌리기
verilog를 쓰려면 무료로 보급되는 툴이 없어서 연습하기도 쉽지가 않은데, 이건 실습을 하지 않으면 기술을 터득하기가 쉽지 않아서 부득이하게 회사 네트워크에 붙어야 되는데, 지금으로 치면 1-2년만 지나도 옛날 머신인데다 wave를 보려면...
뭔가 좀 배우려고 보니, 정말 세상 좋아졌다는 걸 새삼 실감한다.
괜찮은 강의들과 강의 자료가 이렇게 쉽게 구할 수 있는 세상이 되었는지 몰랐다. 강의라는 게 말과 실습을 통해 전달되는 내용이 꽤 많긴 하지만, 그래도 강의 자료를 보면서 그 안에 숨어있는 것들을...
System C 간단 요약
SystemC는 한동안 경험해본 바, verilog를 C로 쓰기위한 매크로 내지는 기술 방법이라고 보면 좋을 것 같다. C++의 성질을 가지고 있어서 verilog처럼 logic design을 하는 것에서 머물지 않고 system verilog처럼 검증용도로도 쓸...
SystemC와 HLS
개인적인 연구과제로 이들 토픽에 대해서 파고 있는 중이다. 하루가 생각보다 긴 시간인 것 같은데, 집중해서 뭔가를 진행할 수 있는 시간은 많아야 4시간 정도가 아닌가 한다. 그 외에는 원래 하던 일을...
SystemC와 기본 형식
사실 문법이라고 해봐야 C++을 따라가는 것이고, 최소한 어떤 형식을 갖춰야 빌드 시스템이 알아서 원하는 결과를 만들어줄 수 있기 때문에 그것은 어쩔 수 없이 따라야 한다. 그런데 C++의 문법을 빌어쓰면서 몇...