iverilog vs VCS-MX
공개용 시뮬레이터와 이 세상에서 가장 빠르다는 시뮬레이터와 간략히 비교를 해보았다. 결과: 비교 불가다 (공개용이 너무 느리다). 하나는 Mac Native 환경에서 하난 docker desktop on Mac에서 돌렸다. Docker에서 동작한 vcd는 동일...
Neutrogena Rainbath
습도가 낮은 계절엔 혹시나 샤워젤(겔?)이 도움이 될까해서, 또 포장에 나온 사진이 너무 괜찮아서, 추천에 따르면 파랑색이 좋다고 했지만 갈색의 제품밖에 없어서 어쩔 수 없이 사봤는데, 음.. 혹시나 궁금한 이들을 위해...
forked-dappd: 엄청 좋아졌네
아무 생각없이 raspberry pi에 clone해놓고 가끔씩 git pull해서 업데해서 쓰고 있었는데, 최근에 좋은 기능이 많이 생겨났다. 대충 열거 하면 3689 포트에 http 서비스가 된다: 원격 조종은 물론 웹 인터페이스를 통해서...
집에서 커피 마시기
커피 애호가는 아니고 그냥 습관적으로 커피를 물대신 마셔대는 사람 중 하나로서, 평일엔 커피가 거의 무한대로 무상제공되는 공간에 있다가 그렇지 않은 집에서 머물고 있을 땐 스스로 만들어마셔야 되니 약간 신경을 쓰게...
간단한 로직 설계 팁 (1)
너무 당연하고 기본적인 이야기라 책으로 쓰기도 뭐한 내용이라고 생각했던 것들인데, 막상 관련 책들을 읽어보니 비슷한 내용을 길게 다루고 있는 책들이 꽤 많았다. 그래서 기왕에 훑고 지나가는 겸 정리해보려고 한다. 계산...
HLS vs. Direct RTL coding
HLS 툴을 받아서 사용한지 대략 보름 정도 된 것 같은데 그동안 파악된 내용만 정리하면 다음과 같다. 이것은 ASIC이나 RTL을 하는 쪽에서 바라본 것이 아니라 시스템 엔지니어쪽에서 바라본 것이니 그러려니 하자....
Verilog Basics: 별 거 없다
프로그래밍을 하다보면 더 빠른 방법이 없을까 생각하다가 결국 assembly를 하게 되고 assembly까지 왔다면 더 빠르게 뭔가를 해봐야 할 방법이 떠오르지 않는다. 원치 않아도 복잡한 ALU를 써야 되고 등등등. 이런 구조가...
AUR에서 패키지 가져다 빌드할 때
make할 때 무조건 -j1로 되어있어서 매우매우 느리다. 어떻게 하냐고? export MAKEFLAG=”-j16” 해주면 된다. 물론 16 스레드가 되는 머신이면 좋고 아니라도 상관없다. 대개 일을 벌리는 순간 컴파일이 완료되어서 thread 수가 이것보다...
SystemC와 HLS
몇 가지 실전 상황에 대해서 잠시 실험해 본 바를 정리한다. 아주 원리적이고 지극히 당연한 이야기인데 복습할 겸 써보는 것이다. HDL을 구동하니 한가지 확실한 것은 thread를 잘게 쪼개서 state를 구분하고 그...
Verilog 시뮬레이션: 내 PC에서 돌리기
verilog를 쓰려면 무료로 보급되는 툴이 없어서 연습하기도 쉽지가 않은데, 이건 실습을 하지 않으면 기술을 터득하기가 쉽지 않아서 부득이하게 회사 네트워크에 붙어야 되는데, 지금으로 치면 1-2년만 지나도 옛날 머신인데다 wave를 보려면...